En demontering av Kirin 9030 Pro avslöjar Kinas nya strategi för avancerad chipstillverkning

Kirin 9030 Pro driver Huaweis senaste modeller Mate 80 Pro och Mate 80 Pro Max. Den tillverkas av Kinas största halvledartillverkare, SMIC, på deras banbrytande N+3-nod. SemiAnalysis fick chansen att ta isär den och undersöka hur den fungerar, och fann några överraskande resultat. Kirin 9030 Pro har en minsta (M0) metallavstånd på endast 32,5 nm, vilket är något mindre än de 36 nm som finns i Intels Panther Lake-processorer, tillverkade med 18A-processen.

Upptäckten är anmärkningsvärd eftersom Intel tillverkar sina senaste chip med hjälp av extrem ultraviolett (EUV)-litografi, medan SMIC fortfarande är utestängt från ASML:s EUV-skannrar på grund av åratal av USA-ledda exportrestriktioner och istället förlitar sig på äldre utrustning för djup ultraviolett (DUV)-litografi. Analysen ger oss insikter i hur långt kinesiska chipstillverkare har drivit utvecklade tillverkningstekniker genom allt mer sofistikerad teknik, samtidigt som den belyser begränsningarna med att bedöma halvledarprocesser utifrån ett enda mått.

Vad är egentligen metallavstånd?

Chipets minsta metallavstånd kallas ofta för M0-lagret. Moderna processorer innehåller många lager av mikroskopiska kopparledningar som kopplar samman miljarder transistorer. Metallavståndet beskriver helt enkelt avståndet mellan intilliggande ledningar. Ju mindre avståndet blir, desto fler routningsresurser (och därmed mer logik) får plats inom samma yta.

SemiAnalysis mätte Kirin 9030 Pros minsta routningslager till 32,5 nm, jämfört med cirka 40 nm på MediaTeks Helio G99, tillverkad med TSMC:s N6-process. Publikationen uppskattar att SMIC:s N+3-process når ungefär 113 miljoner transistorer per kvadratmillimeter, vilket marginellt överstiger TSMC N6:s uppskattade densitet på 108 miljoner transistorer per kvadratmillimeter. Dessa siffror är imponerande med tanke på att SMIC:s process uteslutande bygger på DUV-litografi, medan Intel använder EUV.

Hur SMIC drev DUV längre än väntat

Den brännande frågan är hur SMIC lyckades uppnå EUV-klassad densitet utan EUV. Svaret ligger i tillverkningens komplexitet. Istället för att direkt trycka extremt fina kretsdetaljer förlitar sig SMIC i hög grad på Self-Aligned Quadruple Patterning (SAQP), en avancerad litografiteknik som effektivt multiplicerar upplösningen hos äldre DUV-utrustning.

Processen inleds med att ett relativt grovt mönster exponeras innan tunna distansmaterial deponeras längs dess kanter. Dessa distanser blir sedan en ny mask som kan definiera ännu smalare strukturer. Genom att upprepa proceduren flera gånger kan ingenjörerna skapa strukturer som är betydligt mindre än vad den ursprungliga exponeringen normalt skulle tillåta.

Varje ytterligare litografipass kräver en ny mask, ett nytt inriktningssteg och ytterligare en möjlighet till tillverkningsfel. Fler processteg innebär direkt högre kostnader för kiselplattor, lägre utbyte och längre produktionstider. SMIC kompenserar i praktiken för bristen på EUV genom uthållighet i tillverkningen snarare än genom en i grunden överlägsen litografi.

Densiteten uppnås inte enbart genom litografi

Bortsett från litografisk uppfinningsrikedom tillskriver SemiAnalysis en stor del av SMIC:s densitetsvinster till Design Technology Co-Optimization (DTCO), en metodik som utvecklar halvledartillverkning och chiparkitektur tillsammans istället för att behandla dem som oberoende discipliner.

I stället för att enbart förlita sig på mindre transistorer optimerar ingenjörerna själva standardlogikcellerna genom att krympa isoleringsområden, flytta kontakter, minska transistorfinerna och omorganisera layouterna för att utvinna ytterligare utrymmesbesparingar.

I stället för att ägna större delen av sin chipyta åt CPU-kärnor avsätter Huawei en stor del av den till cacheminne. Stora cacheminnen minskar kostsamma åtkomstförsök till externt LPDDR5X-minne, vilket förbättrar latensen samtidigt som strömförbrukningen sänks.

Halvledarprestanda beror lika mycket på intelligent dataförflyttning som på transistorskalning, och Kirin 9030 Pro är ett bevis på hur arkitektonisk optimering har blivit lika viktig som tillverkningstekniken i sig.

Prestandan visar en annan bild

Kirin 9030 Pro:s, och i förlängningen SMIC:s, brister blir uppenbara när man granskar prestandan i verkliga användningssituationer. Huaweis senaste flaggskepps-CPU presterar ungefär i nivå med premium-Android-processorer från för flera år sedan, trots sin konkurrenskraftiga transistortäthet. Effektivitetsgapet är ännu större.

SemiAnalysis konstaterar att Apples små effektivitetskärnor kan överträffa Huaweis främsta CPU-kärna i vissa heltalsarbetsbelastningar samtidigt som de förbrukar ungefär en watt, jämfört med cirka 4,5 watt för Huaweis högpresterande kärna. På samma sätt levererar Taishan-arkitekturen prestanda som är jämförbar med Arms Cortex-X2 från 2021, medan Apples M1-processor från 2020 fortfarande uppnår betydligt fler instruktioner per klockcykel vid liknande effektnivåer.

Kirin 9030 Pro visar därför på en viktig realitet inom modern halvledarutveckling: transistortätheten i sig är inte längre avgörande för ledarskapet.

Kinas halvledarindustri har högtflygande mål

Analysen avslöjar i slutändan en mycket bredare bild än en enda imponerande mätning under ett elektronmikroskop. Exportkontroller har utan tvekan bromsat Kinas halvledarambitioner, men de har också tvingat företag som Huawei och SMIC att söka alternativa vägar. Istället för att uteslutande förlita sig på traditionella nodminskningar verkar båda företagen i allt högre grad fokusera på arkitektonisk optimering.

Tidigare i år presenterade Huaweis He Tingbo det som företaget kallar Tau-skalningslagen vid IEEE International Symposium on Circuits and Systems (ISCAS). Ramverket föreslår att minskningen av signalfördröjningen genom ett chip ska vara nästa stora drivkraft för halvledarutvecklingen. Att bara minska transistorernas storlek är bara en del av pusslet.

Tekniker som LogicFolding, som omorganiserar kretslayouter för att förkorta kritiska ledningsvägar, utgör kärnan i den strategin. Huawei uppger att framtida Kirin-processorer som lanseras senare i år (troligen Kirin 9040) kommer att bli de första kommersiella chipen som implementerar LogicFolding. Företaget tror att dess långsiktiga utvecklingsplan så småningom kan leda till transistortätheter som är jämförbara med tillverkningstekniker i 14 ångström (1,4 nm)-klassen omkring år 2031.

Kina kommer kanske inte att förbli beroende av DUV för alltid

Enligt en färsk undersökning av Reuters har kinesiska forskare redan konstruerat en fungerande prototyp av en EUV-litografimaskin efter år av bakåtkonstruktion av västerländsk teknik. Prototypen ska enligt uppgift ha börjat testas i början av 2025 och kan generera EUV-ljus, även om den ännu inte har tillverkat fungerande chip och fortfarande ligger efter ASML inom kritiska områden som precisionsoptik. Källor som citeras av Reuters uppger att den kinesiska regeringen hoppas kunna producera chip med hjälp av systemet omkring 2028, men 2030 anses vara ett mer realistiskt mål. Om Huaweis arkitektoniska innovationer så småningom konvergerar med den inhemskt utvecklade EUV-litografin kan Kinas halvledarplan se helt annorlunda ut vid slutet av decenniet.