JEDEC släpper LPDDR6-standarden - datahastigheterna når 14.400 MT/s

JEDEC har publicerat JESD209-6, som formaliserar LPDDR6 fem år efter att DDR5 kom ut på marknaden. Den nya specifikationen höjer den maximala datahastigheten till 10.667-14.400 MT/s, vilket motsvarar ungefär 28,5-38,4 GB/s bandbredd, och är samtidigt inriktad på de lägre effektbudgetar som krävs av mobila enheter och avancerade AI-system.

Prestandavinsterna kommer från en design med dubbla underkanaler: varje chip har en 24-bitars kanal och varje kanal är uppdelad i två 12-bitars underkanaler. Den här konfigurationen förkortar åtkomstvägarna, minskar latensen och bibehåller en minsta granularitet på 32 byte. On-the-fly burst-length control möjliggör sömlös växling mellan 32- och 64-byte-överföringar.

Energieffektiviteten förbättras genom reducerade kärnspänningar och Dynamic Voltage Frequency Scaling for Low Power, som sänker strömförsörjningsnivåerna under lätta arbetsbelastningar. Statiska och dynamiska effektivitetslägen begränsar aktiva kretsar ytterligare när efterfrågan är låg, och arkitekturen stöder partiell självuppdatering för att minska förbrukningen i standby.

Förbättringar när det gäller tillförlitlighet omfattar ECC på chipet, programmerbart länkskydd, aktiveringsräkning per rad och avgränsade metaregioner för kritiska uppgifter. Valfri kommando-/adressparitet och inbyggda självtestfunktioner stärker feltäckningen och uppfyller de strängare kraven i fordons- och datacentermiljöer.

Responsen från industrin har varit snabb. Chiptillverkare, IP-leverantörer och leverantörer av testutrustning - inklusive Cadence, Synopsys, MediaTek, Qualcomm, Samsung, Micron och SK Hynix - har utlovat stöd, vilket signalerar ett snabbt införande i smartphones, klientdatorer, edge-servrar och fordonssystem.